歪シリコン・トランジスタ

歪Siトランジスタ

Siに引っ張り歪を与えると、そこを流れる電子の移動度が向上することは古くから知られ、そこで、Siより格子間隔がわずかに大きなSiGeの上にSiを積層して引っ張り歪を与えれば、移動度の向上が期待できことから、この構造をチャネル層(電子が移動する層)に採用し、この結果生ずるSiの格子歪を利用して高い電子移動度を可能とするトランジスタの総称。 代表的な半導体デバイスのCMOSは、微細化を進めることで高集積化し、これによって性能向上を図るという歴史を歩んできましたが、この微細化による性能向上に限界が来ると言われる100nm世代以降のCMOSでは、「微細化に頼らない素子の高性能化技術」が必要とされ、その候補として、歪Siトランジスタが注目されている。日立製作所中央研究所は2001年12月6日に、SiGe層の表面を化学機械研磨(CMP/アルカリ性溶液と研磨砥粒を混合させたスラリーによって化学的かつ機械的に研磨して表面を平坦化する技)により平坦化した結果、凹凸による性能劣化が抑制され、従来のSiトランジスタに比べ2.2倍の移動度を実現する高速化技術を開発したことを発表した。詳細情報はURL(http://www.hitachi.co.jp/New/cnews-m/2001/1206/index.html)で知ることができる。CMOSチップは、薄型SOIウエハー上に構築することで高い性能を発揮できることが特徴で、従来の「SiGeバイポーラ・トランジスター」は、薄いSOIウエハー上には構築できないため、CMOSとSiGe製バイポーラを1枚のウエハー上に結合して両方の性能を最大化することは技術的に不可能とされてきたが、米国のIBMは2003年9月30日に、コンピューティング・チップの性能を向上させ消費電力は低減する半導体チップの高度な新設計・製造方法を進展させ、次世代ワイヤレス機器用の半導体チップ性能を、従来のテクノロジーと比べ約4倍向上させるとともに、消費電力を5分の1に削減できる世界初の「薄型シリコン SiGeバイポーラ・トランジスター」による設計手法を発表した。詳細情報はURL(http://domino.research.ibm.com/Comm/bios.nsf/pages/bipolar.html)で知ることができる。